「File:5 Stage Pipeline.svg」:修訂紀錄

跳至導覽 跳至搜尋

比對選擇的版本差異:選擇要比對修訂版本的單選按鈕並點選底部的按鈕進行比對。
符號說明:(目前) = 與最新的修訂版本比對,(前筆) = 與前一筆修訂版本比對, = 次要修訂。

2024年5月30日 (星期四)

2023年6月1日 (星期四)

2020年9月24日 (星期四)

2017年12月8日 (星期五)

2016年10月2日 (星期日)

2015年9月16日 (星期三)

2015年2月25日 (星期三)

2009年11月30日 (星期一)

2009年7月9日 (星期四)

2009年1月22日 (星期四)

  • 目前前筆 18:242009年1月22日 (四) 18:24Inductiveload 對話 貢獻 597位元組 +597 {{Information |Description={{en|1=A diagram showing the stage of execution reached by five consecutive instructions in a 5-stage microprocessor. At clock cycle 4, the 1st instruction is in the "memory access" phase, the second is in the "execute" phase, t