「File:MIPS Architecture (Pipelined).svg」:修訂紀錄

跳至導覽 跳至搜尋

比對選擇的版本差異:選擇要比對修訂版本的單選按鈕並點選底部的按鈕進行比對。
符號說明:(目前) = 與最新的修訂版本比對,(前筆) = 與前一筆修訂版本比對, = 次要修訂。

2024年6月23日 (星期日)

2024年5月30日 (星期四)

2023年7月10日 (星期一)

  • 目前前筆 11:172023年7月10日 (一) 11:17萌叉 留言 貢獻 3,786位元組 +244 已添加說明[zh-hans]:​ 带有流水线的MIPS微处理器的逐级结构。虽然为了使流水线清晰,内存显示了两次,但MIPS架构只有一个内存库(即冯-诺依曼架构)。 復原 標籤行動版編輯 行動版應用程式編輯 Android 應用程式編輯 「建議編輯」的編輯

2023年5月18日 (星期四)

2020年9月9日 (星期三)

2019年4月21日 (星期日)

2016年10月2日 (星期日)

2015年9月16日 (星期三)

2015年2月25日 (星期三)

2013年7月8日 (星期一)

2010年5月2日 (星期日)

2009年7月9日 (星期四)

2009年1月22日 (星期四)

  • 目前前筆 17:082009年1月22日 (四) 17:08Inductiveload 留言 貢獻 499位元組 +499 {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So